|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ЕНЦИКЛОПЕДІЯ РАДІОЕЛЕКТРОНІКИ ТА ЕЛЕКТРОТЕХНІКИ Сучасні ПЛІС фірми XILINX: серія VIRTEX. Довідкові дані
Енциклопедія радіоелектроніки та електротехніки / застосування мікросхем 2014 року американська фірма Xilinx відзначає 30-річний ювілей. Вже на ранньому етапі свого існування, в 1984 році, компанія запропонувала новий тип логічних мікросхем - базові матричні кристали, що перепрограмуються користувачем (Field Programmable Gate Array, або FPGA). Мікросхеми надали розробнику електронних пристроїв переваги стандартних базових матричних кристалів і дозволили проектувати, конфігурувати, налагоджувати, виправляти помилки, а також реконфігурувати мікросхему безпосередньо на робочому місці. В результаті покращилася гнучкість пристрою та значно скоротився час його виходу на ринок готової продукції. Які ж досягнення компанії Xilinx сьогодні? Запровадження Сьогодні компанія Xilinx випускає кілька серій ПЛіс. Вони поділяються на FPGA - базові матричні кристали, що перепрограмуються користувачем, і CPLD (Complex Programmable Logic Devices) - складні програмовані логічні пристрої. У кожній серії - від одного до декількох сімейств, що містять, у свою чергу, мікросхеми, що відрізняються ємністю, швидкодією, типом корпусів (див. рисунок). Основні особливості ПЛІС фірми Xilinx (станом на початок 2004 року): • значний обсяг ресурсів: понад 10 млн системних вентилів на кристал;
Компанія Xilinx випускає ПЛІС на основі трьох типів пам'яті: • СОЗУ (FPGA-типу). У цьому конфігурація схеми зберігається у внутрішньому, " тіньовому " , ОЗУ, а ініціалізація здійснюється із зовнішнього масиву пам'яті. Конфігураційна послідовність (bitstream) може бути завантажена в FPGA безпосередньо в системі та перевантажена необмежену кількість разів. Ініціалізація ПЛІС здійснюється автоматично із зовнішнього завантажувального ПЗП при подачі напруги живлення або примусово за спеціальним сигналом. Процес ініціалізації займає 20-200 мс, протягом яких висновки ПЛІС знаходяться у високоомному стані (підтягнуті до логічної одиниці). До ПЛІС цього типу відносяться мікросхеми серій Virtex, Spartan;
На етапі налагодження конфігурація може завантажуватися з комп'ютера за допомогою кабелів трьох видів: MultiPRO Desktop Tool, Parallel Cable IV та MultiLinx Cable. Усі кабелі підтримують програмування мікросхем CPLD no JTAG-порту. При виборі кабелю необхідно враховувати їх властивості, які наведені нижче: MultiPRO Desktop Tool підключається до паралельного порту ПК, підтримує внутрішньосистемне програмування/конфігурування всіх ПЛІС Xilinx, а також автономне програмування ПЛІС сімейства CoolRunner-ll та ППЗУ серій XC18V00 та PlatformFlash. При цьому наявність в одному комплекті самого програматора, так і завантажувального кабелю дозволило знизити вартість комплекту засобів для налагодження і програмування; Parallel Cable IV підключається до паралельного порту ПК, підтримує завантаження FPGA та програмування CPLD, а також зворотне зчитування конфігурації через порт JTAG. Напруга живлення подається від зовнішнього джерела 5-В. У постачання кабелю включено перехідник, призначений для подачі напруги живлення на кабель від PS/2 порту комп'ютера; MultiLinx Cable підключається до порту RS-232 ПК або робочої станції, а також до порту USB ПК. Напруга живлення (5; 3,3; 2,5) подається з плати.
Xilinx пропонує повний набір програмного забезпечення, що дозволяє реалізувати проект на базі ПЛіс, що випускаються. Програмне забезпечення включає схемотехнічний і текстовий введення, VHDL/Verilog синтез, функціональне моделювання, трасувальник кристалів, моделювання після трасування і багато іншого. Крім того, фірма Xilinx розробляє спеціалізовані модулі, так звані логічні ядра, які можуть бути використані як бібліотечні елементи при проектуванні пристроїв на базі ПЛіс. Коротка класифікація сучасних мікросхем фірми XILINX На сьогоднішній день найбільш перспективними є наступні ПЛІС фірми Xilinx: • FPGA серії Virtex;
Застосування в нових розробках інших серій ПЛІС фірми Xilinx, що випускаються зараз, не рекомендується. Тому їх розглядати не будемо. Серія VIRTEX До складу FPGA-мікросхем серії входять чотири сімейства: Virtex, Virtex-E, Virtex-ll та Virtex-ll Pro. Випущені наприкінці 1998 року мікросхеми серії Virtex дозволили розширити традиційні властивості ПЛІС FPGA-типу за рахунок потужного набору властивостей, що дозволяють вирішувати проблеми проектування високопродуктивних систем. FPGA-мікросхеми серії характеризуються гнучкою архітектурою, що складається з матриці логічних блоків, що конфігуруються (Configurable Logic Blocks - CLB), оточених програмованими блоками вводу-виводу (Input-Output Blocks - ЮВ). Спеціальна логіка прискореного перенесення для виконання високошвидкісних арифметичних операцій, спеціальна підтримка помножувачів, каскадовані ланцюжки для функцій з великою кількістю входів, численні регістри/заскочки з дозволом тактування та синхронним/асинхронним скиданням та встановленням, внутрішні шини з трьома упаковками . Ієрархічна система елементів пам'яті мікросхем серії включає: розподілену пам'ять на базі чотиривходових таблиць перетворення (4-LUT - Look-Up Table), що конфігуруються або як 16-біт ОЗУ, або як 16-біт зсувний регістр; вбудовану блокову пам'ять (кожен блок конфігурується як синхронне двопортове ОЗП) та інтерфейси до модулів зовнішньої пам'яті. ПЛІС серії підтримує більшість стандартів введення-виводу (технологія SelectIO™), а FPGA пізніших сімейств - стандарти диференціальної передачі сигналів - LVDS (Low-Voltage Differential Signaling), BLVDS (Bus LVDS), LVPECL (Low-Voltage Positive Emitter) ). Передбачені швидкодіючі вбудовані кола управління синхронізацією. Проектування здійснюється пакетом програмного забезпечення ISE (Integrated Software Environment), що працює на ПК або робочій станції: ISE BaseX, ISE Foundation, ISE Alliance. Виробляються мікросхеми серії Virtex з топологічними нормами 0,22-0,15 мкм та багатошаровою металізацією. Всі мікросхеми серії проходять 100% заводське тестування. Розглянемо докладніше основні сімейства мікросхем, що входять до серії Virtex. Сімейство Virtex - четверте покоління FPGA-мікросхем після випуску у 1984 році першої ПЛІС цього типу. FPGA-мікросхеми сімейства вперше дозволили реалізувати не тільки звичайні логічні функції, а й операції, які досі виконуються окремими спеціалізованими виробами. Завдяки появі сімейства Virtex FPGA-мікросхеми перейшли з розряду сполучних логічних схем у розряд програмованих пристроїв, що є центром цифрових систем. Головні особливості ПЛІС сімейства Virtex: висока продуктивність (до 200 МГц), велика логічна ємність (50 тис.-1 млн. системних вентилів), напруга живлення ядра 2,5 В, сумісність із шиною PCI 66 МГц, підтримка функції гарячої заміни для Compact PCI (табл.1). Мікросхеми сімейства підтримують 16 високопродуктивних стандартів введення-виводу, у тому числі LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP та СТТ, а також пряме підключення KZBTRAM-пристроям. Вбудовані ланцюги управління синхронізацією містять чотири вбудовані модулі автопідстроювання затримок (DLL-Delay-Locked Loop) і чотири глобальні мережі розподілу тактових сигналів з малими розбігами фронтів плюс 24 локальні тактові мережі. Кожен блок вбудованої пам'яті конфігурується як синхронне двопортове 4-Кбіт ОЗП (максимальна сумарна ємність 128 Кбіт). Таблиця 1. Параметри мікросхем сімейства Virtex
Виготовляються мікросхеми сімейства по 0,22-мкм КМОП-технології з п'ятишаровою металізацією. Сімейство Virtex-E, Випущене вже у вересні 1999 року, за своїми характеристиками та властивостями можна порівняти зі спеціалізованими ASIC. FPGA-мікросхеми сімейства призначені для систем обміну даними та цифрової обробки сигналу. У порівнянні з мікросхемами першого сімейства вони характеризуються більш високою продуктивністю (системна частота до 320 МГц) та більшою логічною ємністю (понад 2 млн системних вентилів, табл.2). Подібно до попереднього сімейства, технологія SelectIO™ забезпечує підтримку численних стандартів введення-виводу, у тому числі вперше і стандартів диференціальної передачі - LVDS, BLVDS, LVPECL. Мікросхеми сімейства підтримують 32/64-біт, 33/66-МГц PCI. Напруга живлення ядра 1,8 В. Ієрархічна трирівнева система пам'яті за структурою та сама, що й у попередньому сімействі. Але максимальна ємність блокової пам'яті збільшена у 8,75 разів – до 1120 кбіт. Передбачені також швидкі інтерфейси до зовнішніх високопродуктивних ОЗУ, як 200-МГц ZBTSRAM і 200-Мбіт/с DDR SDRAM.
Таким чином, у мікросхемах цього сімейства, у порівнянні з Virtex, збільшено: • еквівалентна логічна ємність (втричі);
Таблиця 2. Параметри мікросхем сімейства Virtex-E
Багато високопродуктивних мережних систем і систем обробки зображення вимагають ОЗУ великого обсягу. У відповідь на це фірма Xilinx на початку 2000 року випустила версію сімейства Virtex-E зі збільшеним обсягом пам'яті – Virtex-EM (XCV504E та XCV812E). Таблиця 3. Параметри мікросхем із збільшеним обсягом блокової пам'яті сімейства Virtex-EM
Ці мікросхеми - ефективна та надійна платформа для побудови комутаційних систем зі швидкістю передачі 160 Гбіт/с (табл.3). Висока пропускна здатність досягнута за рахунок збільшення об'єму двопортової блокової пам'яті до 1 Мбіт і застосування шестишарової металізації двох шарів (верхнього і розподілу тактових сигналів), виконаних за мідною технологією. Сімейство Virtex-ll реалізує нову ідеологію формування FPGA-платформ, що дозволяє ПЛІС стати основним компонентом цифрового пристрою. В одній мікросхемі сімейства Virtex-ll можна створити складну цифрову систему логічної ємністю до 8 млн. системних вентилів. При цьому порівняно з аналогічною за функціональністю рекомендованою інтегральною схемою час розробки значно скорочується. Сімейство Virtex-ll включає 11 мікросхем, що відрізняються логічною ємністю (табл.4). Таблиця 4. Основні параметри ПЛІС сімейства Virtex-ll
Сімейство придатне для проектування широкого класу високопродуктивних систем малого та високого ступеня інтеграції - таких, як пристрої передачі даних та пристрої цифрової обробки сигналів. На мікросхемах сімейства Virtex-ll реалізуються закінчені рішення у галузі телекомунікаційних, мережевих систем, засобів бездротового зв'язку, цифрової обробки сигналів з використанням інтерфейсів з PCI, LVDS та DDR. Приклад таких рішень – реалізація процесорів PowerPC 405 та MicroBlaze. Використовувана для виробництва мікросхем КМОП-технологія з топологічними нормами 0,12-0,15 мкм і вісьмома шарами металізації дозволяє реалізовувати проекти з високою швидкодією та малим енергоспоживанням. Логічна ємність мікросхем сімейства Virtex-ll становить 40 тис.-8 млн. системних вентилів на кристалі, внутрішня тактова частота - перевищує 400 МГц, швидкість обміну даними - понад 840 Мбіт/с за одним контактом введення-виведення. Об'єм розподіленої пам'яті досягає 1,5 Мбіт, вбудованої пам'яті, що реалізується на блоках двопортового ОЗУ ємністю 18 кбіт кожен - 3 Мбіт. Передбачені інтерфейси до зовнішніх модулів пам'яті типу DDR-SDRAM, QDR™-SRAM та Sigma RAM. Мікросхеми сімейства містять блоки помножувачів 18x18 біт, до 93184 регістрів/засувок з дозволом тактування та синхронним/асинхронним скиданням та встановленням та 93184 функціональних генератора (4-LUT). Управління синхронізацією забезпечують до 12 модулів управління синхронізацією (DCM) та 16 мультиплексорів глобальних тактових сигналів. Забезпечується точне підстроювання фронтів тактуючих сигналів, множення, розподіл частоти, зсув фази з високою роздільною здатністю та захист від електромагнітних перешкод. Технологія міжз'єднань Active Interconnect, що використовується, дозволяє отримувати сегментовану структуру трасування четвертого покоління з прогнозованими затримками, що не залежать від коефіцієнта розгалуження по виходу. До 1108 програмованих користувачем блоків введення-виведення, 19 однополюсних і шість диференціальних стандартів введення-виводу підтримують більшість цифрових стандартів. Вбудовані вхідні та вихідні регістри з подвоєною швидкістю передачі забезпечують передачу сигналів за стандартом LVDS зі швидкістю 840 Мбіт/с. Програмована здатність навантаження по струму - 2-24 мА на кожен висновок. Імпеданс кожного блоку введення-виводу програмується. Мікросхеми Virtex-ll сумісні із шинами PCI-133/66/33 МГц. Можливі п'ять режимів завантаження конфігурації. Шифрування послідовності конфігурації здійснюється за стандартом TRIPLE DES, підтримка конфігурування - за стандартом IEEE 1532. Можливе часткове реконфігурування. Напруга живлення ядра кристала дорівнює 1,5, блоків введення-виведення - 1,5-3,3 В залежно від запрограмованого сигнального стандарту. Виготовляються мікросхеми за КМОП-технологією з проектними нормами 0,15 мкм (довжина каналу швидкодіючих транзисторів - 0,12 мкм) та вісьмома шарами металізації. Сімейство Virtex-ll Pro призначено для створення систем на основі інтелектуальних IP-ядер і замовних параметризованих модулів. Мікросхеми сімейства оптимізовані під реалізацію закінчених рішень у галузі телекомунікацій, бездротового зв'язку, побудови мереж, засобів відео- та цифрової обробки сигналів. В архітектурі мікросхем вперше передбачені багатобітові приймачі RocketIO і процесорні ядра PowerPC. Виготовляються вони за КМОП-технологією з топологічними нормами 0,13 мкм та дев'ятишаровою мідною металізацією, що дозволила зменшити розміри кристала та енергоспоживання порівняно з мікросхемами попередніх серій. Таблиця 5. Основні параметри ПЛІС сімейства Virtex-ll Pro
Архітектура матриць Virtex-ll та Virtex-ll Pro однакова. Збігається більшість технічних характеристик (табл.5). Відмінності мікросхем двох сімейств полягають у наступному: • менше граничне значення напруги живлення периферії: 2,5 проти 3,3 В для серії Virtex-ll;
Серія Virtex-ll Pro - перше сімейство ПЛІС з FPGA-архітектурою, в якій реалізовані вбудовані приймачі RocketIO і процесорні ядра PPC405. RocketIO є повністю дуплексним послідовним приймачем (SERDES), що підтримує з'єднання від 2 до 24 каналів з пропускною здатністю від 622 Мбіт/с до 3,125 Гбіт/с. Швидкість двонаправленої передачі -120 Гбайт/c. У кожному каналі можливий режим внутрішньої петлі зворотного зв'язку. Приймач має такі засоби, як вбудована схема формування і відновлення тактових сигналів (CDR), можливість вирівнювання частоти шляхом введення/видалення символів, програмоване виділення коми, 8-, 16- або 32-біт внутрішній інтерфейс, 8-/10-біт кодер і декодер. RocketIO сумісний з протоколами передач Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) та широкосмуговими приймачами. Конфігуровані користувачем значення внутрішнього узгоджуючого опору приймача/передавача становлять 50/75 Ом. Передбачено п'ять рівнів вихідної диференціальної напруги, чотири рівні встановлення попередніх викривлень на вибір. Напруга живлення приймача 2,5 В. Процесорний блок PowerPC є вбудованим ядром на тактову частоту до 400 МГц з гарвардською архітектурою, п'ятикаскадним конвеєрним трактом передачі даних, апаратними засобами множення/розподілу. Блок також містить тридцять два 32-розрядні регістри загального призначення, асоціативні двонаправлені схеми кеш-пам'яті команд і даних ємністю 16 Кбіт кожна, блок управління пам'яттю, 64-вхідні буфери трансляції/перегляду (TLB - Translation Look aside Buffers). . Розміри сторінки можуть змінюватися від 1К до 16 Мбіт. Є вбудований таймер. Процесорний блок підтримує шинну архітектуру IBM CoreConnect, операції налагодження та трасування. Його енергоспоживання замало: 0,9 мВт/MГц. ПЛІС з FPGA-архітектурою серії Virtex, створені на основі перспективної промислової технології, що відрізняються високою продуктивністю та економічною ефективністю, - один з основних типів програмованих логічних мікросхем, що використовуються розробниками всього світу. А з моменту їхнього випуску, у березні 2002 року, фірма Xilinx відвантажила понад 100 тис. ядер PowerPC на основі FPGA-мікросхем сімейства Virtex-ll Pro. Автор: М. Кузелін; Публікація: cxem.net
Машина для проріджування квітів у садах
02.05.2024 Удосконалений мікроскоп інфрачервоного діапазону
02.05.2024 Пастка для комах
01.05.2024
▪ Corning Gorilla Glass для автомобілів ▪ Електронний планшет замість підручників та зошитів ▪ Трихатомний ультрахолодний газ
▪ розділ сайту Стабілізатори напруги. Добірка статей ▪ стаття Ударна хвиля. Основи безпечної життєдіяльності ▪ стаття Де можна купити морозиво, що не тане? Детальна відповідь ▪ стаття Рута запашна. Легенди, вирощування, способи застосування ▪ стаття Вилучення (екстракція) пахучих речовин. Прості рецепти та поради
Головна сторінка | Бібліотека | Статті | Карта сайту | Відгуки про сайт
www.diagram.com.ua | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Дивіться інші статті розділу 
Останні новини науки та техніки, новинки електроніки:
All languages of this page